Allegro172版本线到铜皮不按照设定值避让的原因和解决办法
用Allegro做PCB设计的时候,有时会单独给某块铜皮附上线到铜皮额外再增加一个数值,如下图
在规则的基础上,额外再避让10mil
规则避让line到铜皮10.02mil
额外设置多避让10mil,避让的结果却是30.02mil,正确的是20.02mil
上一篇:06- 梯度下降(SGDRegressor) (机器学习)
下一篇:【c++】类和对象:让你明白“面向一个对象有多重要”:构造函数,析构函数,拷贝构造函数的深入学习